三星|三星有点慌?4nm芯片良率35%,3nm良率仅10%-20%

三星|三星有点慌?4nm芯片良率35%,3nm良率仅10%-20%

文章图片

三星|三星有点慌?4nm芯片良率35%,3nm良率仅10%-20%

众所周知 , 当前在晶圆代工上 , 只有三星能够与TSMC竞争一下了 。 但事实上 , 从市场份额来看 , 两者相差还非常大的 , TSMC的份额有55%左右 , 而三星只有20%左右 。
三星唯一拿得出手竞争的 , 其实是自己掺了点水份的工艺 , 似乎与TSMC不相上下 , 同时进入5nm , 再进入4nm , 再进入3nm , 甚至在3nm上 , 三星还要采用GAAFET技术 , 比TSMC的FinFET技术更先进 。

之前三星已经获得了高通的支持 , 高通将自己的5nm芯片骁龙888、4nm芯片8Gen1都交给三星代工 。
所以三星信心满满 , 要在3nm时想办法追上并超过TSMC , 未来成为晶圆代工的龙头 , 打败TSMC 。
不过4nm工艺开局不利 , 三星帮高通代的骁龙8Gen1 , 表现不给力 。 更重要的是外界传闻三星4nm工艺的良率只有35%左右 。

也就是说晶圆制造成芯片 , 只有三分之一是可用的 , 另外的三分之二是残次品 , 导致三星产能低、效率慢 , 高通都受不了了 , 要转单TSMC , 生产另外一批8Gen1 。
而近日 , 媒体PhoneArena报道 , 不仅4nm良率低 , 三星在试产的3nm良率更是低到离谱 。
按照PhoneArena的说法 , 三星代工厂早期的3nm良率一直在10%至20%之间 , 比4nm那35%的良率糟糕多了 。

为何3nm良率这么低 , 原因是三星在3nm时 , 采用全环栅极晶体管架构(GAAFET) , 这是业界首次采用这种技术 , 三星也是第一次 。
相比于之前从14nm工艺就使用的FinFET晶体管 , 三星也是完全没经验 , 再加上本来就难度大 , 所以导致良率低 。
【三星|三星有点慌?4nm芯片良率35%,3nm良率仅10%-20%】三星肯定目前在大力提升良率 , 要知道10-20%的良率 , 根本没法批量生产 , 会导致成本大增 , 同时产能大降 , 毕竟10块芯片中 , 才1-2颗可用 , 其它的8、9颗都是坏的 , 你说成本会高到哪里去?只怕生产出来 , 价格贵到消费者都用不起啊 。

    相关经验推荐