CPU|?开发新的微波技术,可以提高量子处理器的性能

CPU|?开发新的微波技术,可以提高量子处理器的性能

文章图片

CPU|?开发新的微波技术,可以提高量子处理器的性能

不仅读数的缩放比例至关重要 , 而且微波创新肯定是必要的 。 对于使用色散读出的超导和半导体自旋量子比特 , 需要实现近量子限制噪声性能的可扩展放大链 。 假设频域复用因子为十倍 , 一个百万量子位的量子控制器将需要十万个读出通道 。 在当今世界现存的系统中 , 每个读出通道都包含一个参数放大器和几个热化至十毫开尔文的循环器 , 最多五个 。 一个基于高电子迁移率晶体管的低噪声放大器 , 热化至4开尔文 , 并在室温下进一步放大和数字化 。

为了扩展到实现实际纠错量子计算机所需的水平 , 这些技术中的每一种都必须针对可制造性、成本、性能和尺寸等各方面进行优化 。 例如 , 在4开尔文下使用的半导体低噪声放大器 , 低噪声工厂 , 实现了出色的噪声温度 , 但是是手工组装、手工测试的 , 并且耗散了大约一个数量级的大量功率 , 无法用于大规模系统 。 与控制系统的情况一样 , 有必要最大限度地集成可扩展的读出系统 。
应该开发可以在硅技术平台上大规模制造 , 并在耗散一毫瓦的同时实现与当今高电子迁移率晶体管低噪声放大器类似的性能的放大器 , 以便目前在室温下的电子设备可以直接与低噪声放大器集成并热化到4开尔文 。 目前 , 硅锗合金工艺在世界上似乎是一种很有前途的技术 , 可以满足这些目标 , 但由于技术的不成熟 , 仍需要大量研究 , 从而确定使用硅锗合金技术是否可以同时实现所需的性能和可重复性 。

【CPU|?开发新的微波技术,可以提高量子处理器的性能】此外 , 还需要将必须加热到10毫开尔文级的微波电子设备 , 即参量放大器和循环器的体积最小化 。 除了经典到量子接口之外 , 量子处理器的设计还面临着重大的微波挑战本身 。 例如 , 考虑到超导量子比特 , 随着量子处理器尺寸的增长 , 设计人员将不得不更多地依赖电磁仿真工具来预测和避免最终成为晶圆级设备的不希望的修改 。 对这些效应进行建模需要将超导物理和电介质的低温特性结合到电磁工具中 , 同时开发有效解决大型结构中的高阶共振的方法 。
在开发为此目的量身定制的有效模拟工具以及开发减轻这些不希望的模式的技术方面 , 都需要微波专业知识 。 随着系统规模的增长 , 开发从单一设计环境 , 类似于为数字设计开发的基础设施 , 中预测系统性能的技术也可能变得很重要 。 这可能涉及开发与商业电路求解器 , 例如 , 自旋仿真器-量子电子接口仿真器 , 兼容的量子比特模型 , 并将经典系统和量子系统结合在电路求解器工具中 。 对于空间分布的超导量子计算机等系统 , 可能还需要开发技术来精确建模经典控制系统和量子处理器之间的互连 。

微波技术在量子计算的兴起中发挥了关键作用 , 这两个领域将在未来几年继续协同互动 。 无线通信行业的爆炸式增长所带来的微波技术使得对纠错量子计算机的追求成为可能 。 然而 , 要达到当今最先进的量子处理器目前所达到的性能 , 还需要开发新的微波技术 , 例如量子限制参数放大器 。 如今 , 实现容错量子计算机的竞赛越来越激烈 , 构建这样的设备必须克服许多与微波相关的挑战 , 并且肯定需要持续的微波创新 。 进一步研究的关键领域包括从新的超低损耗互连系统的开发到高效量子控制系统的设计 , 微波工程师积极参与这项激动人心 , 且重要的工作将是其成功的关键 。

相关经验推荐