研究人员正在研究未来制程节点的各种新材料 ， 但进展仍然缓慢 。
近年来 ， 二维半导体已成为解决高尺寸晶体管中通道控制问题的主要潜在解决方案 。 随着器件的缩小 ， 通道厚度应按比例缩小 ， 否则 ， 栅极电容将难以控制电流的流动 。 不幸的是 ， 陷阱和其他界面缺陷会降低载流子迁移率 ， 而硅通道厚度的实际极限似乎约为 3nm 。
斯坦福大学研究员 Aravindh Kumar 在一次采访中解释说 ， 二维过渡金属二硫化物 （TMD） ， 如 MoS2和 WSe2没有平面外的悬空键 ， 其顶部和底部表面的相互作用有限 ， 对载体行为几乎没有影响 。 特别是MoS 2 ， 易于合成且非常稳定 。
尽管如此 ， TMD 沉积通常需要非常高的温度 ， 远高于通常使用的底栅结构的公差 。 在imec ， 研究员 Yuanyuan Shi 及其同事使用 1 ， 000°C MOCVD 工艺进行 MoS 2沉积 。 出于这个原因 ， 大多数关于 TMD 器件的研究要么使用从散装材料剥离的薄片 ， 要么使用在蓝宝石或二氧化硅上生长然后转移的独立层 。
虽然层转移方法允许器件研究与工艺开发并行进行 ， 但低温硅兼容沉积工艺对于 TMD 器件的商业化至关重要 。 在 12 月的 IEEE 电子设备会议上报告的工作中 ， 英特尔高级研究工程师 Kevin O'Brien 和他的同事使用预先图案化的金属氧化物晶种来创建 WS2生长的成核位点 。 将金属源直接放置在晶片上避免了使用固体金属氧化物 CVD 源 。 受控成核限制了TMD 晶体的位置 ， 因此限制了与它们相关的晶界 。
独立式 MoS2片材的质量取决于沉积工艺和原始基板 。 在 ACS Nano 中 ， 苏塞克斯大学的研究员 Manoj Tripathi 及其同事报告说 ， 通过 CVD 在二氧化硅基底上生长的MoS 2处于张力状态 ， 它在冷却过程中比二氧化硅收缩得更多 。 储存的张力防止了皱纹的形成 ， 这是
【半导体|2D半导体前景喜忧参半】过渡金属二硫属化物单层的晶体结构：（a） 侧视图 ， （b） 俯视图
优化器件结构
随着薄膜的生长 ， 进入的分子会呈现出最有利的结构 。 在 MoS2中 ， 直接沉积在蓝宝石上仅比沉积在预先存在的 MoS2表面上更有利 ， 具有多个MoS2层的岛可以在与衬底接触的层完成之前形成 。 这些岛屿的边缘确实有悬空键 ， 尽管使它们更具反应性 。 Shi 的 imec 小组通过使用沉积后 Cl 2蚀刻来优先去除生长岛 ， 从而利用边缘反应性 。 岛的去除提高了在蓝宝石上生长的 MOCVD 薄膜的表面粗糙度和厚度均匀性 。
正如硅器件的未来可能依赖于堆叠纳米片一样 ， TMD 晶体管可能需要多个堆叠通道来承载足够的电流 。 北京大学教授熊雄及其同事通过转移两个大型独立单分子层 ， 然后将材料蚀刻到所需的器件尺寸 ， 制造了堆叠的 MoS 在单个堆栈中使用 MoS 2通道 。 相同的工艺也可用于制造堆叠互补 FET ， 例如2用于 NMOS 和 WSe2用于PMOS 。
如上所述 ， 目前最好的 MoS2器件取决于背栅设计 ， 其中栅极金属和栅极氧化物沉积在硅衬底上 ， 然后在顶部放置MoS2层 。 这种方法提供了更好的设备性能 ， 但最终顶栅设备更具可扩展性 。 与环栅硅晶体管一样 ， 具有匹配顶部和底部电容的双栅将比单栅提供更好的通道控制 。 Imec 器件集成工程师 Xiangyu Wu 及其同事使用 GdAlOx中间层来改善双栅极 MoS2器件中的电容匹配 。 中间层似乎可以减少短沟道效应并改善阈值电压控制 。
制造独立式 MoS2薄膜的工艺现在已经足够成熟 ， 可以生产出统计上有用的设备数量 。 研究人员现在正在报告数千台设备的统计数据 ， 这是可扩展过程的先决条件 。 不幸的是 ， 这数以千计的设备仍然落后于硅的性能基准 。
相关经验推荐
- 半导体|全球半导体“吸金王”：收入远超联发科、高通，达到4790亿元
- 联想|匪夷所思！联想刚官宣入局半导体，现在却陷入另一场风波
- 芯片|全球目光聚焦：第一次直接断供半导体，我们的反击号角终于吹响！
- 半导体|国产耳机南卡骨传导Runner Pro3实力领衔高光时刻！
- 半导体|本质终于暴露了？新消息传来：联想与美企共同对俄发出制裁
- 芯片|半导体+元宇宙, 生产VR设备芯片, 供货英特尔、谷歌、三星、华为
- 芯片|俄乌战争全面开打，美国芯片业将失去半导体级氖气和钯元素供应？
- 半导体|“橙就”只需一点！联想智能语音鼠标上市 多款功能玩转桌面黑科技
- 半导体|未来十年中国超越美国？哈佛大学发布报告，三大领域取得技术突破
- 半导体|TCL成为国内电视销量第一品牌！有实力抗衡三星吗？