马克·扎克伯格|【技术】高芯片价值和3D封装正在改变测试的地点和方式

马克·扎克伯格|【技术】高芯片价值和3D封装正在改变测试的地点和方式

高芯片价值和 3D 封装正在改变执行测试的地点和方式 , 加强可靠性设计并加速工具从实验室转移到晶圆厂 。
异构集成和更多针对特定领域的设计正在给芯片制造商带来一系列影响 , 颠覆经过验证的晶圆厂工艺和方法 , 延长制造芯片所需的时间 , 并最终推高各地成本 。 与过去不同 , 当每个新节点都包含经过严格编排的经过审查和验证的工艺步骤时 , 晶圆厂和装配厂现在必须权衡各种工艺选项 , 而这些选项会影响他们服务的市场、购买的设备以及与谁合作.
测试、检验和计量供应商都被要求做得更多 , 做得更快 。 但随着设计变得更加复杂 , 并且随着各种终端市场的可靠性问题的增加 , 整个工艺流程都面临着巨大的挑战 。 在某些情况下 , 有更多的测试和检查点 。 在其他情况下 , 在什么阶段应该部署不同的技术并不总是很清楚 。 例如 , 根据封装类型 , 探针可能无法接触异构设计的所有部分 。
PDF Solutions首席执行官 John Kibarian 表示:“过去 , 所有价值都集中在 '芯片制造' 的前端 。 “会测试晶圆分类 , 封装是 99% 的良率 , 最终测试是 99% 的良率 , 然后你就完成了 。 现在 , 在打包步骤中有很多附加值——因为您将许多其他组件放在一起 , 包括在许多情况下非常有价值的组件 , 并且有更多的测试插入点、最终测试、后刻录印 , 系统级测试——晶圆分类处于流程中间 。 过去 , 晶圆分类只是简单的‘去/不去’ , 但现在这些信息在下游很有价值 。 ”
一个封装中多个裸片的集体价值 , 一个坏芯片可以将有价值的模块变成废品的共识正在渗透到制造流程的各个方面 。 随着整个模块或芯片的价值上升 , 确保每个组件和工艺的功能的需求也随之增加 。
“我们看到探针的高质量测试越来越重要 , ”泰瑞达精密电源和模拟部总经理 Seth Prentice 说 。 “如果您的模块中有一个设备出现故障 , 那么您的成品率会在最终测试中下降 , 而且成本会高得多 。 有多个裸片、一个带加速器的处理器、DC-to-DC……任何故障的代价都要高得多 。 ”
防止失败也变得越来越 。 芯片制造商强调领域和领域内的差异化 , 从而导致生产规模较小 。 几乎普遍要求加快上市时间 , 微调制造和组装过程的时间更少 , 情况更加复杂 。 chiplet背后的关键驱动因素之一是使用经过验证的互连策略使用预先验证和预先测试的组件的能力 , 可以更严格地控制良率 。 但是 , 要让大多数芯片制造商能够从菜单中挑选小芯片并知道系统将按预期工作 , 半导体行业还有很长的路要走 。 与此同时 , 芯片制造商必须应对各种技术和业务转变 , 以及对它们产生不同影响的相互冲突的需求 。
这增加了在流程早期解决问题的压力 。 “在将某些产品投入生产之前 , 解决研发层面和生产线的所有问题的压力越来越大 , ”布鲁克公司董事兼业务经理 Hector Lara 说 。 “晶圆厂不想经过昂贵的生产 , 然后尝试将测试成本从 7% 降低到 2% 。 一旦投入生产 , 他们希望已经达到'总制造成本'的 2% 。 这是一个巨大的挑战 , 与此同时 , 他们正在努力提高可靠性 。 所以研发团队的压力更大 , 试验线的时间更长 。 ”
KLA工艺控制解决方案总监 Andrew Cross 表示:“在研发或产量提升阶段 , 多层采样的早期采用提供了早期学习 , 以减少新的和反复出现的缺陷机制 。” “随着EUV单次曝光图案化的采用越来越多 , 以及用于 BEOL 层的 EUV 多重图案化方法的引入 , 具有全晶圆覆盖的高灵敏度检测对于捕获关键类型和尺寸的缺陷至关重要 。 ”

相关经验推荐